产品特性介绍
-
01高性能处理器双核64位高性能处理器：A53 @Max 1GHz，支持NEON、FPU、Crypto -
02安全设计支持多种加密算法RSA、SHA验证，AES、SM(2/3/4)， 支持safe boot，支持位流加密 -
03丰富逻辑资源100K、350K等不同规格逻辑资 -
04高速片外接口支持千兆以太网，LPDDR4/3、DDR4/3/3L；支持硬核MIPI@2.5Gbps、支持硬核SERDES：16 lane@12.5Gbps；支持硬核PCIE：PCIE Gen3 x8；兼容Gen2/Gen1 -
05高速片内互联多种交互方式：AXI总线、ACP、中断 灵活可配的片内互联AXI总线，最高位宽可配置为128bit
产品选型表
| 器件型号 | PG2K1001 | PG2K400 | ||
| PU（处理器单元） | 处理器核心 | 双核Cortex-A53 | ||
| 最大频率 | 1.0GHz | |||
| 处理器扩展 | NEON、FPU、Crypto | |||
| L1 缓存 | 32KB I Cache、32KB D Cache w/ECC | |||
| L2 缓存 | 512KB w/ECC | |||
| 片上RAM | 256KB | |||
| 外部存储器 | LPDDR4、DDR4、LPDDR3、DDR3、DDR3L等 | |||
| 外部静态存储器 | OSPI、QSPI、NOR、eMMC | |||
| DMA 通道 | 8（4个服务于PA） | |||
| 低速外设接口 | 2* UART、2* CAN-FD、2*I 2C、2* SPI、4组32位GPIO | |||
| 高速外设接口（内置DMA） | 2* USB2.0（OTG）、2* 千兆网Ethernet、2* SD/SDIO | |||
| 安全性 | 支持RSA、SHA验证，AES、SM2/3/4 | |||
| PU与PA互联接口 | 1组 AXI 128bit ACP接口 | |||
| 4组访问DDR的高速AXI接口（2x128bit/64bit 、2x64bit/32bit） | ||||
| 2组 64bit/32bit通用访问soc系统的AXI接口 | ||||
| 2组 64bit/32bit通用访问PA的AXI接口 | ||||
| 20个中断 | ||||
| PA（可编程阵列） | 逻辑单元 | 85,760 | 349,440 | |
| LUTs | 53,600 | 218,400 | ||
| Flip-Flops | 107,200 | 436,800 | ||
| 分布式RAM（Kbit） | 792 | 4,321 | ||
| 块RAM数量（36Kbits/块） | 144 | 540 | ||
| 块RAM（Mbit） | 5 | 19 | ||
| APM(个) | 256 | 900 | ||
| GPLLs + PPLLs | 4+4 | 8+8 | ||
| ADC硬核 | 12 | 1 | ||
| 硬核HSST | / | 16 (12.5Gbps) | ||
| 硬核PCIe | / | Gen3x8 | ||
| MIPI D-PHY（2.5Gbps/lane) | 2x MIPI RX CORE & 2x MIPI TX CORE | 2x MIPI RX CORE & 1x MIPI TX CORE | ||
| 封装 | 尺寸（mm*mm） | 间距（mm） | PU IO,PA_HSST,PA_HR_IO,PA_HP_I/O | |
| MBG400 | 17x17 | 0.8 | 128,0,125,0 | |
| MBG484 | 19x19 | 0.8 | 128,0,200,0 | |
| MBG484M | 19x19 | 0.8 | 128,0,158,0 | |
| FFBG676M | 27x27 | 1 | 128,8,66,150 | |
| FFBG676 | 27x27 | 1 | 128,8,100,150 | |
| FFBG900 | 31x31 | 1 | 128,16,212,150 | |
| 1、该型号MBG484M封装支持车规级 2、PG2K100 仅支持PVT sensor |
||||
